Trong các bộ chuyển đổi dữ liệu tốc độ cao và thiết kế vô tuyến 5G, các nguồn tần số thường là những nút thắt ẩn.yêu cầu hiệu suất trở nên khó khăn hơn để đáp ứngDanh sách các yêu cầu tiếp tục phát triển và hướng của nó thường xung đột với các mục tiêu hiệu suất.
Giống như nền tảng của một tòa nhà, mọi thứ được xây dựng trên nguồn tần số sẽ bị ảnh hưởng nếu nó thay đổi.bất kỳ sự bất ổn nào lan rộng khắp hệ thống, bất kể các bộ phận khác được thiết kế tốt như thế nào.
lõi của mỗi bộ tổng hợp tần số là một vòng lặp khóa pha (sau đây được gọi là PLL). PLL là cơ chế khóa tần số đầu ra đến một tham chiếu chính xác và giữ cho nó ổn định.Nó phân biệt một chuồng ngựa, nguồn tần số có thể điều khiển từ một bộ dao động trôi.
Các ứng dụng hiện đại như vô tuyến, radar, mảng pha, thiết bị thử nghiệm đa băng tần và cơ sở hạ tầng không dây đòi hỏi phải liên tục nhảy giữa các tần số khác nhau để tránh nhiễu,hỗ trợ đa kênhTrước đó, tín hiệu không ổn định và về cơ bản không thể sử dụng.Thời gian khóa lại trực tiếp ảnh hưởng đến tốc độ phản ứng của toàn bộ sản phẩm.
Máy chuyển đổi dữ liệu hoạt động bằng cách đo tín hiệu đầu vào trong khoảng thời gian chính xác, thường hàng triệu lần mỗi giây.Bất kỳ sự không chắc chắn về thời gian (còn được gọi là jitter) trong đồng hồ có nghĩa là phép đo xảy ra vào thời điểm sai, do đó đưa ra lỗi, được hiển thị dưới dạng tiếng ồn ở đầu ra.
Trong vô tuyến 5G, cùng một vấn đề xảy ra ở các hình thức khác nhau.Tiếng ồn pha trong nguồn đồng hồ được chuyển đổi thành jitter lấy mẫu, điều này trực tiếp hạn chế SNR của bộ chuyển đổi và cuối cùng ảnh hưởng đến các chỉ số cấp hệ thống như độ phình vector lỗi (EVM).
Trong cả hai trường hợp, kết quả là giống nhau: sự không chắc chắn của nguồn tần số sẽ dẫn đến một lỗi không thể được sửa chữa phía sau.Các chuyển đổi với hiệu suất động xuất sắc chỉ có thể đạt được chỉ số hiệu suất mục tiêu của nó khi đồng hồ điều khiển nó là chính xác như nhau.
Trong thực tế, tiếng ồn pha của máy tổng hợp xác định mức độ không chắc chắn thời gian được tích lũy trong tín hiệu đồng hồ (được đại diện bởi RMS jitter,là một giá trị đơn đại diện cho kích thước trung bình của các lỗi thời gian này), và do đó xác định bao nhiêu tiếng ồn và ngân sách biến dạng của bộ chuyển đổi đã được tiêu thụ trước khi tín hiệu được số hóa.
Các cân nhắc thiết kế
Khi thiết kế các bộ chuyển đổi dữ liệu tốc độ cao và các ứng dụng 5G, phải xem xét các sự đánh đổi khác nhau có thể ảnh hưởng đến hiệu suất:
Tiếng ồn pha xác định tiếng ồn nền và thiết lập giới hạn trên của phạm vi động để xác định độ phân giải tín hiệu tốt nhất có thể đạt được,bất kể nó nổi bật như thế nào trong các khía cạnh khácTrong vô tuyến 5G, nó xác định liệu chương trình điều chế có thể được giải mã trên máy thu.
Phạm vi tần số xác định tính linh hoạt. Một bộ tổng hợp có thể bao phủ băng tần số mục tiêu mà không cần tăng gấp đôi tần số bên ngoài hoặc chia có thể đơn giản hóa thiết kế,Giảm số lượng các thành phần và loại bỏ tiếng ồn và sự phức tạp do các cascade bổ sung.
Thời gian khóa xác định tốc độ hệ thống có thể chuyển kênh hoặc phản ứng với các điều kiện động - rất cần thiết trong các ứng dụng nhảy tần số và điều khiển chùm tia.
PLL khóa đầu ra của nó với tần số bằng cách liên tục so sánh và điều chỉnh đầu ra của nó với tham chiếu.yêu cầu thời gian để ổn định bởi vì vòng lặp phải phát hiện lỗi, đáp ứng và ổn định trước khi đầu ra có thể được sử dụng.
Trong thiết kế truyền thống, băng thông vòng lặp xác định tốc độ phản hồi PLL cũng ảnh hưởng trực tiếp đến hiệu suất tiếng ồn pha.Thu hẹp vòng lặp để cải thiện tiếng ồn pha có thể ảnh hưởng tiêu cực đến thời gian khóaSự đánh đổi cơ bản này có nghĩa là các nhà thiết kế phải chọn cái nào quan trọng hơn cho ứng dụng của họ - và chịu hậu quả của sự lựa chọn này.
Thế hệ mới nhất của bộ tổng hợp tần số phân chia N tích hợp trực tiếp giải quyết những sự đánh đổi này.Các giải pháp ban đầu buộc các nhà thiết kế phải lựa chọn giữa hiệu suất tiếng ồn pha và tích hợp, trong khi các thiết bị mới hơn kết hợp tiếng ồn pha cực thấp, phạm vi tần số rộng, thời gian khóa nhanh và bao bì nhỏ gọn,tích hợp các bộ phận trước đây yêu cầu nhiều thành phần riêng biệt vào một giải pháp duy nhất.
Đối với đồng hồ chuyển đổi dữ liệu, điều này có nghĩa là tiếng ồn nền của nguồn tần số không còn là một ràng buộc đối với phạm vi động của hệ thống.điều này có nghĩa là đạt được yêu cầu mục tiêu khuếch đại vector lỗi trở thành một vấn đề nguồn tần số giải quyết hơn là một vấn đề mà phải được thiết kế xung quanh nó- G.
Các hệ thống RF hiện đại thường sử dụng bộ tổng hợp PLL phân chia N phân số để tạo đồng hồ lấy mẫu và bộ dao động cục bộ.điều chế tỷ lệ chia tần số giới thiệu tiếng ồn định lượng và tiếng ồn giả, ảnh hưởng đến đường cong tiếng ồn pha tổng thể. tiếng ồn do bộ khuếch đại hoặc bộ lọc tạo ra sẽ ảnh hưởng đến tín hiệu, nhưng tiếng ồn do nguồn tần số tạo ra sẽ phá hủy tham chiếu,trong khi tham chiếu kém sẽ phá hủy tất cả các mô-đun phụ thuộc vào tham chiếu.
VCO trên chip đơn giản hóa thiết kế bảng mạch
Tác dụng tổng hợp tần số băng thông rộng theo truyền thống có nghĩa là lắp ráp các chuỗi tín hiệu với các thành phần riêng biệt (VCO bên ngoài, PLL, bộ đệm, v.v.) và những khó khăn về bố trí.Inc.. (ADI) đơn giản hóa thiết kế bảng mạch bằng cách tích hợp VCO vào một giải pháp chip, tích hợp toàn bộ chuỗi tín hiệu vào một thiết bị,và cung cấp khả năng hiệu chuẩn nhanh cho nhảy tần số mà không phải hy sinh hiệu suất tiếng ồn pha và jitter cần thiết cho thiết kế bộ chuyển đổi dữ liệu tốc độ cao và vô tuyến 5G.g.
Chuyển tần số không được thực hiện trong một nhịp.nó cần phải đi qua ba giai đoạn khác nhau trước khi đầu ra có thể được thay đổi sang một tần số có sẵn. Ban đầu, nó nhận được một lệnh chuyển đổi. nó sau đó tìm kiếm nội bộ cho các thiết lập thích hợp để tạo ra tần số cần thiết; giai đoạn tìm kiếm này là phần chậm nhất,thường từ 100 đến 250 microsecond trong các thiết bị băng thông rộng hiện đạiCuối cùng, nó ổn định để đảm bảo rằng đầu ra đủ sạch và có sẵn.
ADF4382 giải quyết trực tiếp vấn đề liên kết trung gian chậm. Để hiệu chuẩn nhanh, nó không cần phải tìm kiếm lại mỗi khi yêu cầu chuyển đổi tần số,nhưng thay vào đó sử dụng một bảng tìm kiếm trên chip có chứa các thiết lập được tính toán trước cho các điểm được biết đến trong phạm vi tần số 32Khi một tần số mới được yêu cầu, nó tìm thấy hai điểm lưu trữ gần nhất và can thiệp giữa chúng để các cài đặt chính xác gần như ngay lập tức có sẵn.Tổng thời gian khóa có thể được giảm xuống còn 10 microsecond, với tối thiểu 2 microsecond.